本標(biāo)準(zhǔn)規(guī)定了數(shù)字集成電路和模擬/數(shù)字混合集成電路的數(shù)字部分用的測(cè)試存取口（TAP）與邊界掃描結(jié)構(gòu)。本標(biāo)準(zhǔn)規(guī)定的測(cè)試邏輯可包含在集成電路內(nèi)，由一個(gè)邊界掃描寄存器和若干其它塊構(gòu)成，并可通過(guò)測(cè)試存取口進(jìn)行存齲本標(biāo)準(zhǔn)適用于在集成電路組裝在一塊印制電路板或其它基底上后測(cè)試集成電路間的互連性、測(cè)試集成電路本身和在這個(gè)器件正常工作期間觀測(cè)或修改電路的動(dòng)作。